CMOS噪聲余量是由輸出振幅的最小值與輸入信號(hào)最小必要的振幅之差來(lái)做定義
信息來(lái)源：本站 日期：2017-08-29
噪聲余量
大數(shù)IC的噪聲余量由輸出振幅的最小值與輸入信號(hào)最小必要的振幅之差來(lái)定義。這個(gè)差值越大，關(guān)于由電源/GND線(xiàn)或由信號(hào)線(xiàn)產(chǎn)生的突發(fā)噪聲來(lái)說(shuō)，越不容易惹起誤動(dòng)作。
作為規(guī)范邏輯IC，與目前運(yùn)用較多的雙極型TTL相比擬，CMOS具有更寬的噪聲余量。圖10.13示出CMOS反相器與TTL的輸入-輸出傳輸特性。CMOS特性的降落肩特性峻峭，電路閾值電壓大致位于VDD的1/2處。輸出振幅能夠在整個(gè)VDD～GND的范圍擺動(dòng)。由于CMOS可以在整個(gè)VDD～GND范圍取輸出，就可以以小的輸入振幅工作。能夠看出，與TTL相比，CMOS的噪聲余量?jī)?yōu)勢(shì)很大。
圖10. 14示出CMOS與TTL的噪聲余量的比擬。由于CMOS的抗噪聲才能強(qiáng)，所以在高質(zhì)量信號(hào)傳輸、高牢靠性系統(tǒng)等范疇?wèi)?yīng)用很普遍。
聯(lián)系方式：鄒先生
聯(lián)系電話(huà)：0755-83888366-8022
手機(jī)：18123972950
QQ：2880195519
聯(lián)系地址：深圳市福田區(qū)車(chē)公廟天安數(shù)碼城天吉大廈CD座5C1
關(guān)注KIA半導(dǎo)體工程專(zhuān)輯請(qǐng)搜微信號(hào):“KIA半導(dǎo)體”或點(diǎn)擊本文下方圖片掃一掃進(jìn)入官方微信“關(guān)注”
長(zhǎng)按二維碼識(shí)別關(guān)注
